DI-UMONS : Dépôt institutionnel de l’université de Mons

Recherche transversale
Rechercher
(titres de publication, de périodique et noms de colloque inclus)
2013-03-19 - Colloque/Abstract - Anglais - 2 page(s)

Da Cunha Possa Paulo , "A reconfigurable low-latency architecture for real-time image and video processing" in Design, Automation & Test in Europe (DATE), Grenoble, France, 2013

  • Codes CREF : Techniques d'imagerie et traitement d'images (DI2770), Electronique et électrotechnique (DI2411)
  • Unités de recherche UMONS : Electronique et Microélectronique (F109)
Texte intégral :

Abstract(s) :

(Anglais) This extended abstract presents a novel low-latency programmable pipeline image processor called P2IP. The P2IP is a scalable and modular pipeline-based architecture that combines the pipeline’s low-latency with a high level of programmability provided by a programmable interconnection and ?exible processing elements.